采用南京电子器件研究所研制的0.35 μm栅长、60 V高压AlGaN/GaN HEMT工艺，利用可缩放大信号模型仿真设计了一款工作在S波段的高性能功率放大载片。该功率放大载片由单个总栅宽为36.4 mm的GaN管芯采用混合集成内匹配方案设计而成，漏极工作电压为60 V，工作频带为2.7~3.5 GHz。测试结果表明，在环境温度300 K，脉宽250 μs、占空比15%的脉冲测试条件下，功率放大载片在工作频带内最大饱和输出功率为354.8 W，最大功率附加效率为61%，功率增益大于14.7 dB，显示了GaN器件的高工作电压、高功率密度、宽工作频带等特性。

氢等离子体处理后的金刚石表面具有导电性，室温下二维空穴气（Two-dimensional hole gas， 2DHG）面密度可达10¹³ cm^-2，因此利用氢终端金刚石制备的场效应晶体管成为研究重点。本文基于金刚石优异的物理性质，介绍了两种氢终端金刚石2DHG的形成机理，以耗尽型氢终端金刚石MOSFET为例提出稳定2DHG及提高器件性能的方法，总结增强型氢终端金刚石MOSFET的三种实现方法，并综述氢终端金刚石功率器件研究现状、面临的问题以及对未来发展的展望。

行波管慢波结构的制造通常采用计算机数字化控制精密机械加工技术。随着工作频率的提升，对慢波结构特征尺寸精度的要求达到微纳米级，导致加工难度大、周期长，成本高昂，一定程度上限制了技术的快速发展。硅基MEMS加工工艺具备优秀的三维形貌可控性，尺寸控制精度高，批次一致性较好。本文针对太赫兹行波管功率源对双槽深折叠波导慢波结构的设计要求，开发了基于硅基底材料的三维集成工艺制造技术。采用光刻胶掩蔽结合介质掩蔽工艺方法，聚焦优化深反应离子刻蚀（Deep reactive ion etching， DRIE）中刻蚀钝化平衡参数，完成了电镀金和金金键合的完整工艺流程开发，实现了工作频率达0.65 THz、单位长度插入损耗低至1.6 dB/mm的高性能硅基太赫兹慢波结构150 mm晶圆级工艺制备，为太赫兹行波管的技术突破和应用发展建立了技术基础。

晶圆键合技术已经广泛应用于功率型半导体光电器件、电子电力器件、大功率固体激光器、MEMS及光电集成等领域。晶圆键合技术根据有无通过中间层实现键合分为两大类，其中晶圆直接键合技术属于无中间层键合，该技术的关键点在于对晶圆预处理工艺的选择。本文就湿法和干法两方向对不同的晶圆直接键合预处理技术的特点进行了归纳总结，主要内容包括溶液清洗、蒸汽清洗、快速原子束轰击、等离子体表面活化以及紫外光活化的技术原理与要点。此外，还对晶圆直接键合预处理技术未来的创新与改善进行了展望。

针对太赫兹固态功放研制对于低损耗功率合成器的需求，基于间隙波导技术在200~240 GHz的频段开发了一种4路波导径向功率合成器。经无源测试，该间隙波导径向合成器的回波损耗优于-15 dB，无源合成效率达到了88.7%，展现出了间隙波导在太赫兹频段的低损耗特性。通过封装2只GaN功放芯片形成功率模块为基本单元，进一步开展有源功率合成，最终在220 GHz实现了311 mW的峰值输出功率，在200~240 GHz的频率范围内平均功率合成效率为81%。

为解决系统小型化、轻量化的设计需求，设计了一款支持北斗RNSS、RDSS一体化SiP收发模块，工作频段支持北斗B3/L/S三频点。该SiP模块采用一体化陶瓷封装架构，通过异质异构集成方式集成了多种射频无源器件和数模芯片。采用金属腔体屏蔽与多排交叉金属通孔结构实现了隔离屏蔽，并对滤波器、多工器、巴伦以及传输结构等无源器件进行了仿真设计，最终实现尺寸为24.0 mm×24.0 mm×4.3 mm，性能良好。文中介绍了SiP收发模块的工作原理、关键技术以及最终实现形式，设计结果满足定位及导航终端等相关应用需求。

基于自对准栅电极制备技术，研制了具有低导通电阻和高电流密度的氢终端金刚石微波功率器件。采用高功函数金属Au与氢终端金刚石实现了良好的欧姆接触，接触电阻为0.73 Ω·mm。得益于较低的源漏串联电阻和低损伤AlO栅介质原子层沉积工艺，金刚石微波器件的导通电阻低至4 Ω·mm，饱和电流密度达1.01 A/mm，最大跨导为213 mS/mm，最大振荡频率达58 GHz。研究了该器件在2 GHz和10 GHz频率下连续波功率输出特性，发现在15 V低工作电压下即可分别实现1.56 W/mm和1.12 W/mm的输出功率密度，展现出自对准技术在研制高电流和高输出功率金刚石微波器件上的潜力。

后摩尔时代，半导体技术的发展主要有延续摩尔（More Moore）和超越摩尔（More than Moore ）两条路径，延续摩尔通过新材料新范式，沿着摩尔定律进一步将线宽逐渐微缩至3 nm甚至进入埃（Å）量级，超越摩尔则是采用异质异构三维微纳集成的途径来满足下一代电子高速低功耗高性能的需求。异质异构集成可以充分利用不同材料的半导体特性使得系统性能最优化。射频三维微纳集成技术推动高频微电子从平面二维向三维技术突破，成为后摩尔时代高频微电子发展的重要途经。射频三维微纳异质异构集成技术利用硅基加工精度高、批次一致性好、可以多层立体堆叠等特点，不断推动无源器件微型化、射频模组芯片化、射频系统微型化技术发展。本文介绍了射频三维微纳技术发展趋势，并给出了国内外采用该技术开拓RF MEMS器件、RF MEMS模组以及三维射频微系统技术发展和应用案例。

实现了在101.6 mm InP晶圆上制备35 nm的增强型InP高电子迁移率晶体管。通过InAs复合沟道外延结构设计，使得室温二维电子气迁移率面密度乘积达到4.2×10/（V·s）。采用了铂钛铂金埋栅工艺技术，典型器件最大跨导达到2 900 mS/mm，电流增益截止频率达到460 GHz，最高振荡频率为720 GHz。同时研制出340 GHz低噪声放大器芯片，在310~350 GHz内小信号增益22~27 dB，噪声系数在8 dB以下。建立了340 GHz InP低噪声放大器芯片技术平台，为太赫兹低噪声单片微波集成电路的发展奠定基础。

首先概述了2022年国家自然科学基金的重要改革举措；其次分析了本年度信息四处“半导体科学与信息器件”领域项目的申请、受理和资助情况，以及涉及面最广的面上和青年项目申请与资助的依托单位分布情况，并就申请项目的四类科学问题属性展开统计分析；然后围绕“负责任、讲信誉、计贡献”（RCC）评审机制改革工作在信息四处的试点情况展开了分析与探讨；最后，面向项目申请人和评审专家分别给出建议，并对“半导体科学与信息器件”领域优先发展方向进行了展望。

太赫兹相控阵系统作为未来通信和雷达技术的核心支柱，在6G通信、卫星通信和超低延迟应用中具有广阔前景。本文综述了太赫兹相控阵系统的主要架构，包括中频移相、本振移相、基带移相和射频移相等方案，并分析了其在不同应用场景中的优缺点与技术挑战。特别关注基于CMOS工艺的太赫兹相控阵系统以及太赫兹相控阵收发器的研究进展，涵盖了从W波段到超过0.5 THz的设计突破。这些新兴技术为高频相控阵系统提供了新的设计思路，有望在未来超高速通信和低延迟应用中发挥关键作用。

为了提高低压差线性稳压器（Low dropout regulator， LDO）在辐射环境下的功能稳定性，本文提出了一种适用于深亚微米LDO的抗辐照版图加固技术。通过使用大头条形栅和P+保护环等结构，并结合工艺加固和版图设计技术来提高电路的抗辐照性能。测试结果表明设计的LDO电路具有较好的电源抑制比、高增益和快速瞬态响应；电路的辐照实验表明，电离辐射总剂量大于300 krad（Si），单粒子闩锁（Single event latch-up， SEL）的阈值大于75 MeV·cm²/mg，单粒子翻转（Single event upset， SEU）错误率小于1×10^-10 error/（bit·day），满足深亚微米LDO的抗辐照要求。

近年来，太赫兹频段作为下一代6G通信技术的备选频段受到了广泛关注，太赫兹也成为研究热点。太赫兹集成电路（芯片）是推动各种太赫兹应用系统快速发展的关键。随着硅基工艺的特征频率/最大振荡频率（f_T/f_max）不断提高，采用低成本硅基工艺，在太赫兹频段实现全集成的硅基太赫兹发射机成为可能。本文简要综述了基于硅基工艺的太赫兹发射机芯片技术的重要研究进展，包括150 GHz直接上变频发射机芯片、220 GHz滑动中频超外差发射机芯片，以及D波段直接调制发射机芯片。实验测试验证了太赫兹频段在高速通信应用中的优势，硅基太赫兹收发集成电路有望成为6G系统中突破高速数据速率需求的关键技术。

太赫兹技术在探测、成像及通信等领域已展现出良好的应用前景，硅基太赫兹系统因为具有低成本、小尺寸、高集成度及易于实现大规模阵列化的优点受到广泛关注。太赫兹功率放大器是硅基太赫兹系统中的重要模块，决定系统的能耗、最大辐射距离和信号质量，近年来硅基太赫兹功率放大器设计得到了长足的发展。本文将从太赫兹技术的应用场景与功率放大器在太赫兹收发系统中的地位、硅基太赫兹功率放大器的关键技术指标和设计难点、基于CMOS/CMOS SOI工艺的太赫兹功率放大器研究进展、基于SiGe 工艺的太赫兹功率放大器研究进展四个方面对硅基太赫兹功率放大器的研究现状和技术发展趋势进行综述总结。

以增强型β-Ga₂O₃ VDMOS器件作为研究对象，利用TCAD选择不同的栅介质材料作为研究变量，观察不同器件的单粒子栅穿效应敏感性。高k介质材料Al₂O₃和HfO₂栅介质器件在源漏电压200 V、栅源电压-10 V的偏置条件下能有效抵御线性能量转移为98 MeV·cm²/mg的重离子攻击，SiO₂栅介质器件则发生了单粒子栅穿效应（Single event gate rupture， SEGR）。采用HfO₂作为栅介质时源漏电流和栅源电流分别下降92%和94%，峰值电场从1.5×10⁷ V/cm下降至2×10⁵ V/cm，避免了SEGR的发生。SEGR发生的原因是沟道处累积了大量的空穴，栅介质中的临界电场超过临界值导致了击穿，而高k栅介质可以有效降低器件敏感区域的碰撞发生率，抑制器件内电子空穴对的进一步生成，降低空穴累积的概率。

基于太赫兹单片集成技术，设计并加工了一款560 GHz次谐波混频器。建立了二极管的三维电磁模型进行全波仿真，并结合二极管SPICE参数模型，获得了包括寄生参数和本征参数的二极管完整模型。基于半分部-半整体设计法对电路进行了仿真优化，既具有灵活性，电路整体尺寸也较小。整体电路设计在3 μm厚的GaAs薄膜上，有效地抑制了高次模的传输，同时降低传输损耗。通过铺大面积的梁氏引线提供足够的应力支撑，提高电路的稳定性。实验结果表明：本振驱动功率3 mW下，混频器在520~600 GHz射频范围内变频损耗小于11 dB。

大规模相控阵系统是太赫兹无线传输技术走向灵活应用的核心与关键之一。本文介绍了大规模太赫兹相控阵技术的发展瓶颈与研究进展，重点介绍了采用瓦片式拼接的方案，将16个CMOS芯片通过金丝键合互联，构成了最大规模64阵元（8×8）的太赫兹相控阵发射机。通过平衡式直流供电网络和“前向辐射+背部散热”的架构实现良好的直流供给和热量处理，保证阵列的工作性能。峰值等效全向辐射功率（Effective isotropic radiation power， EIRP）可达35 dBm，本振信号泄漏抑制度和镜频信号抑制度均大于35 dB，水平和垂直方向均实现±60°的波束覆盖。本文还推出了国际上最远距离52 m的太赫兹相控阵实时无线通信链路，系统传输速率达1.6 Gbit/s。

通过设计不同掺杂浓度和厚度的GaN低掺杂外延层，制造了两款SiC基GaN肖特基势垒二极管（Schottky barrier diode， SBD）。结果显示在低掺杂层厚度为80 nm，掺杂浓度为8×10¹⁷ cm^-3条件下制备的GaN SBD截止频率高达1.2 THz。基于该SBD管芯制备了平衡式三倍频单片集成电路，室温下三倍频电路在305~330 GHz频段内连续波饱和输出功率大于10 mW，带内最大输出功率达25 mW，最高倍频效率达到3.3%。

为满足IEEE 802.11ax应用的低噪声和大带宽需求，设计了一款5.3~7.4 GHz宽带低噪声放大器（Low noise amplifier， LNA）。采用无源变压器作为辅路，实现噪声抵消，在优化噪声系数的同时不增加功耗，与未采用噪声抵消的方案相比，噪声系数改善0.27 dB。采用开关电容阵列，实现可调谐级间网络，子带带宽和整体调谐带宽分别为700 MHz和2.1 GHz。基于等Q圆策略设计宽带输出匹配网络。该款LNA采用22 nm CMOS工艺实现，芯片测试结果表明：3 dB带宽达到2.1 GHz，峰值增益为26.5 dB，在5.3~7.4 GHz频段内，噪声系数均小于2.53 dB，增益大于23.5 dB，功耗为43.05 mW。

采用金属有机物化学气相沉积（Metal organic chemical vapor deposition， MOCVD）技术在101.6 mm （4英寸）半绝缘SiC衬底上开展太赫兹用GaN 肖特基势垒二极管（Schottky barrier diode， SBD）外延材料应力演进及缺陷密度控制的研究。提出了一种基于AlGaN过渡层的应力调控方案，实现了外延材料的应力调控；采用低温脉冲式掺杂技术生长n+-GaN层，降低了外延材料的缺陷密度，提升了晶体质量。研制的101.6 mm GaN SBD外延材料的弯曲度（Bow）/翘曲度（Warp）为-12/18 μm，（002）/（102）面半高宽为148/239 arcsec，方阻9.2 Ω/□，方阻片内不均匀性1.1%，并基于自研材料实现了截止频率为1.12 THz的GaN SBD器件的研制。

太赫兹（Terahertz，THz）超表面能够在亚波长尺度下对入射光子进行捕获，并在共振频率处产生强烈的局域场增强效应，表现出卓越的光场操控能力。光子连续域束缚态（Bound states in the continuum，BIC）是位于辐射连续域内的非辐射本征态，具有无限高Q因子和动量空间偏振涡旋两个卓越特性，为在THz超表面中定制高Q共振和增强光场操控带来了新的机遇。本文从回顾光学BIC的历史发展进程出发，综述了周期性光学系统中各类BIC的物理性质及其产生机理，并从拓扑角度着重讨论了BIC的产生及演化规律。此外，着重介绍了BIC赋能的超表面在THz光子学领域的新兴应用，讨论了该领域面临的挑战并对其发展前景作了展望。

传统CMOS电压基准的输出电压随电源电压的变化较大，为了满足电压基准的精度要求，传统CMOS电压基准的电源电压工作范围就会受到限制。本文提出了一种宽电源电压CMOS电压基准电路，通过减小电压基准的偏置电流随电源电压的变化，提高电压基准输出电压的精度。此外，电压基准电路未使用运算放大电路和双极型晶体管，缩小了芯片面积。所提出的电压基准采用0.18 μm CMOS工艺进行流片，芯片面积仅为0.026 mm。仿真和测试结果表明：当电源电压从1.8 V至5 V变化，电压基准的输出电压变化了约0.176%/V。当温度从-25~125℃范围内变化，输出电压的温度系数约为82.78×10 V/℃。电源噪声的频率为1 kHz时，输出电压的电源抑制比为-60 dB。

基于砷化镓肖特基二极管研制了工作频率为330~400 GHz的三倍频器。在三倍频电路中，通过将二极管管芯排布方向与信号传输方向垂直，形成了无偏置反向并联型结构，实现对偶次谐波的抑制和对奇次谐波的增强，提高了三倍频器倍频效率。为减小电路封装误差，采用单片集成技术将二极管和外围电路集成在25 μm厚的砷化镓衬底上实现三倍频芯片。并将芯片封装入一体设计的屏蔽腔中构成了波导-悬置微带线结构来减小电路损耗。实测结果显示，在330~400 GHz范围内，当输入功率为22 dBm时，三倍频器输出功率大于5.5 dBm，并有优于7 dBm的峰值输出功率。

基于SMIC 0.18 μm CMOS工艺实现了一种低相位噪声的四级差分延迟振荡器结构锁相环。通过增加额外的充、放电支路和单位增益放大器优化电荷泵结构，有效减少锁相环电路中的时钟馈通、电荷共享等非理想因素，同时采用重定时结构的反馈回路消除了电路中噪声的积累。测试结果表明，当输入参考频率为40 MHz时，锁相环的输出中心频率在5 μs内稳定到960 MHz，相位噪声为-125 dBc /Hz@ 1 MHz，较好解决了传统锁相环结构由于噪声抑制性能差而无法满足高精度时间-数字转换（Time-to-digital conversion， TDC）电路要求的问题。

基于40 V高压互补双极性结型晶体管（BJT）兼容结型场效应晶体管（JFET）工艺，设计了一种高压精密低输入偏置电流JFET型放大器，介绍了放大器总体架构以及工作原理。电路内部采用JFET输入器件降低输入偏置电流，提高带宽，用修调电阻降低输入失调电压；采用四核跨导结构优化中间级提高运放的压摆率；输出级采用互补推挽输出结构防止交越失真，同时提高功率驱动能力；偏置电路利用JFET作恒流源，保证在不同工作电压下稳定供电。芯片流片测试结果表明，该放大器在±5~±13 V工作电压条件下，输入失调电压≤80 μV；输入偏置电流≤1.5 pA；开环增益≥107 dB；增益带宽积≥25 MHz；压摆率≥50 V/μs。

碳作为自然界中含量丰富的元素，其多样的同素异形体促进着社会科技不断发展。特别在半导体领域，金刚石、石墨烯以及碳纳米管凭借其超高的载流子迁移率和独特的能带结构，在高频、高功率甚至电力电子等方面有着巨大应用前景。本文综述了近年来碳基材料（金刚石、石墨烯和碳纳米管）在射频电子器件方面的研究进展，包括材料制备、特性分析、射频电子器件工艺和成果等。最后，列举了目前碳基材料在射频方面所面临的挑战，并展望未来碳基射频电子器件的进一步发展。

设计实现了一种晶圆级封装的三位MEMS数控衰减器,工作频段DC~15 GHz,衰减范围0~35 dB,步进5 dB。衰减器采用MEMS工艺实现,信号传输采用共面波导（CPW）结构,6个直接接触式悬臂梁MEMS开关对称放置实现不同衰减量的切换,每个开关带有三个触点,电阻网络采用T型结构,整个衰减器实现晶圆级封装。测试结果显示,DC~15 GHz频段内实现了8个衰减态,衰减器插入损耗小于1.7 dB,回波损耗小于-15 dB,衰减平坦度小于±5%,功耗几乎为零。芯片尺寸为2.7 mm×2.7 mm×0.8 mm。

为了提高FPGA工作时的可靠性和安全性，设计了一种低功耗的系统监控电路。通过对FPGA内部的工作电压、温度以及外部电压的监测，可以及时调整FPGA工作模式或者频率。在该系统监控电路中，采用自平衡的积分放大器来实现对温度感应信号的采样和放大；对电压感应信号支持单端模式和差分模式；采用1.5 bit循环ADC实现对模拟信号的量化；通过开关电容方式的基准电路设计，为ADC提供低温度系数的基准电压，具有功耗低的特点。对内嵌了该系统监控电路的亿门级FPGA进行测试，结果表明监测温度范围为-55~125℃，最大偏差为-1.5℃；对单端电压进行监测最大偏差为-1.3%，对差分电压进行监测最大偏差为0.1%。该系统监控电路具有良好的温度特性和频率特性，在-55~125℃温度范围内，ADC的输出结果偏差均在2%以内。在0.2~5.0 MHz频率范围内，时钟频率对ADC的影响可以忽略。在最高5 MHz工作频率下，最大功耗仅为2.32 mW。

为了提高大面积集成门极换流晶闸管（IGCT）的最大可关断电流处理能力，以直径为91 mm的4.5 kV大面积IGCT为研究对象，针对其在研发过程中频繁出现的距离门极接触较远的外环失效现象，首先建立大面积IGCT芯片的仿真结构模型，然后给器件施加相应的关断应力，对器件的关断特性进行仿真分析。结果表明，距离门极接触较远的阴极环单元接收到的关断信号存在延迟，造成器件换流期间的内、外环部分电流分布不均匀，而动态雪崩效应的发生会加剧这种电流向外环的聚集效应，直至雪崩诱发的电流丝产生后，造成外环的阴极单元被重触发，最终导致器件因局部温升过高而失效。采用径向载流子寿命控制可抑制大面积IGCT因信号延迟造成的电流不均匀分布效应，提高器件的最大可关断电流能力。

由于GaN HEMT器件工作电压高、动态范围大且具有较强的非线性特征，芯片设计指标又在不断提高，高精度非线性模型成为设计成功的基础，而定量的非线性产物来源分析又是工艺改进和设计优化的重要依据。因此本文在传统模型架构基础之上，引入关键模型参数压控缩放函数，在大动态范围下取得了较高模型精度，同时提出一种本征端口开放、非线性模式可调的模型架构，使得非线性产物来源定量分析成为可能。

由平行阵列碳纳米管（Aligned carbon nanotubes， ACNTs）材料构建的场效应晶体管因其超高的载流子迁移率、尺寸缩减潜力、互补金属氧化物半导体（Complementary‑metal‑oxide‑semiconductor， CMOS）的可实现性以及晶圆级制备的可能性，成为后摩尔时代高性能、低功耗场效应晶体管的强力候选者。本文综述了碳纳米管场效应晶体管的制备工艺，分别从材料制备、晶体管结构、源漏工程和栅工程等角度，详细地拆解并评价了各工艺的优势和局限性，总结了目前碳基场效应晶体管所面临的工艺挑战，讨论了适用于超大规模集成电路的工艺方案，并展望了碳纳米管晶体管工艺的未来发展。

对纳米银浆烧结前后的微观组织形貌进行分析，研究了不同烧结温度、烧结时间和升温速率对纳米银浆烧结样件剪切强度的影响，并对比分析了Au80Sn20和纳米银浆两种不同连接材料对GaN芯片散热性能的影响。结果表明：GaN芯片通过纳米银浆烧结到管壳后，银层与金层之间存在一个明显的互扩散层，实现了芯片和壳体之间优异互连。在烧结温度200℃、时间90 min、升温速率5℃/min的烧结条件下，样件剪切强度可达47.2 MPa。纳米银浆与Au80Sn20装配的芯片温度分布基本一致，但纳米银浆散热性能优于Au80Sn20。在经历温度冲击、扫频振动、温度循环及射频老炼试验后，纳米银浆烧结的芯片热阻波动不明显，剪切力性能略微提升。

基于0.15 μm E/D pHEMT工艺，设计了一款新型慢波线结构的时延器芯片。该时延器芯片集成了慢波时延线、单刀双掷开关和数字驱动器等功能芯片，其中，慢波时延线通过电磁仿真软件优化慢波结构的长度、间距以及拐角的结构，可以优化时延器的性能，提高集成度；单刀双掷开关采用具有高隔离度和低损耗的串并混合结构；数字驱动器采用高度集成pHEMT工艺，稳定输出两路反相电平。在片测试结果表明：在5~14 GHz频段内，芯片总插入损耗小于8.5 dB，中心频点延时量850 ps，输入输出驻波小于1.7，寄生调幅小于±0.8 dB，静态功耗1 mA@-5 V。芯片版图面积为6.7 mm×5.0 mm。

针对当前高温功率芯片耐高温封装连接问题，评述了国内外新型无铅高温焊料、纳米颗粒烧结技术、瞬时液相连接和瞬时液相烧结（Transient liquid phase sintering， TLPS）技术的研究现状和动态，分析了各种技术的优缺点。分析发现纳米颗粒材料和TLPS 连接技术应用于高温器件封装时具有低温连接、高温服役的显著优势。但纳米颗粒材料烧结过程中存在有机物难以挥发、Cu纳米颗粒易被氧化、Ag纳米颗粒接头中的电迁移等问题；TLPS烧结过程中由于有机粘结剂的挥发以及颗粒物体积收缩，致使接头产生孔洞，导致接头的电导率和热导率降低。这些问题可以通过合金元素的添加、工艺的改进，以及焊料的复合化加以解决，这将推动高温电子封装行业的发展。

在传统的氮化镓沟槽栅极场效应管的基础上，通过引入AlGaN层，在异质结界面处形成二维电子气减小器件的导通电阻，并对漂移层的厚度和掺杂浓度进行讨论，使用TCAD软件对器件进行设计优化。最终优化后的漂移层厚度为6 μm，掺杂浓度为5×10¹⁶ cm^-3。器件获得了较低的导通电阻R_on=0.47 mΩ·cm²，较高的击穿电压V_BR=2 880 V和品质因子FOM=17.6 GW·cm^-2。结果显示出了沟槽栅极垂直氮化镓场效应管在高压大电流应用场景下的优势。

为满足AlGaN/GaN HEMT器件的高静电放电（Electrostatic discharge， ESD）防护需求，提出了一种用于泄放静电电荷的具有掺杂沟槽的GaN HEMT防护结构。通过在沟道层下方引入沟槽，提高了GaN HEMT在面对ESD事件时的电流泄放能力，同时将沟槽设置在栅极与漏极之间，降低了沟槽对栅极控制的影响，保证了栅极的稳定性。对所提结构在ESD条件下的电流泄放能力进行了仿真验证，结果表明，相比于常规的GaN HEMT结构，沟槽结构GaN HEMT的泄放电流提高了32.7%，并且当沟槽与栅极距离大于0.3 μm时，沟槽对阈值电压几乎没有影响。

基于0.15 μm GaAs pHEMT工艺研制了一款工作频率为18~40 GHz的高精度六位数控移相器芯片。其中5.625°、11.25°和22.5°移相位采用了改进型的串并联电容移相结构，该结构可通过增加串联电感改善移相精度；45°和90°移相位采用了磁耦合全通网络型移相结构；180°移相位使用了基于串并联谐振结构的改进型移相器电路，拓展了移相器带宽，提高了移相精度。移相器芯片的实际加工面积为2.8 mm×1.4 mm。芯片的测试结果表明，在18~40 GHz频率范围内，移相精度均方根误差小于2.3°，移相寄生调幅均方根误差小于0.7 dB，全态损耗小于13.5 dB，全态输入、输出驻波分别小于1.7、1.9。

阈值电压和栅极漏电是评价增强型Si基p-GaN栅结构GaN HEMT器件性能的重要参数。热应力和电应力变化会加剧器件栅极附近的电子隧穿效应，促使热电子与器件缺陷相互作用形成界面态，进而导致栅极漏电增大和阈值电压漂移，长时间工作会引起栅极特性退化，阻碍了GaN电力电子器件的大规模工程化应用。本文基于101.6 mm（4英寸）GaN器件工艺平台研制了一款增强型Si基p-GaN栅结构GaN HEMT器件，引入了双层源场板和源接地孔结构设计，并研究了该结构对器件栅极漏电与阈值电压的影响。引入上述结构的器件低温（-50℃）下阈值电压相比高温（155℃）时变化了0.4 V，200 V漏极电应力测试后器件阈值电压相比测试前变化了0.24 V，漏极电压变化时阈值电压变化量为0.2 V，变化量均低于未引入该结构的器件。此外，栅极电压为5 V时，研制的400 μm器件栅极漏电为1.4 μA，在热应力与电应力测试后的变化量约0.1 μA。测试结果表明研制的增强型p-GaN栅结构GaN HEMT能够在复杂环境下安全工作。

通过金属叠层结构、蒸发-合金工艺条件的优化调整，实现了低接触电阻率、高稳定的p型GaN欧姆接触技术，并研究分析了电极金属在合金过程中的扩散行为。测试结果显示，改进后的p型GaN欧姆接触电阻为11.9 Ω·mm，比导通电阻率为3.9×10^-5 Ω·cm²，同时在250℃以内的高温环境中欧姆特性不会发生退化。在此基础上，采用低损伤凹槽栅刻蚀、叠层栅介质沉积等工艺研制出增强型p沟道GaN晶体管器件，器件的阈值电压为-1.2 V（V_GS=V_DS，I_DS=10 μA/mm），漏极电流密度为-5.6 mA/mm，导通电阻为665 Ω·mm（V_GS=-8 V，V_DS=-2 V）。优异的p型GaN欧姆接触技术为高性能GaN p沟道器件的研制以及GaN CMOS集成技术的小型化、智能化、高速化发展奠定了重要基础。