2024年, 第44卷, 第4期　刊出日期：2024-08-25

  

• 全选
  |

宽禁带半导体
• Select
  一款基于非线性模型设计的高性能GaN功率放大载片

  景少红, 徐祖银, 李飞, 成爱强, 梁宸玮

  固体电子学研究与进展. 2024, 44(4): 277-283. https://doi.org/10.12450/j.gtdzx.202404001

  摘要 ( ) PDF全文 ( )   可视化   收藏

  采用南京电子器件研究所研制的0.35 μm栅长、60 V高压AlGaN/GaN HEMT工艺，利用可缩放大信号模型仿真设计了一款工作在S波段的高性能功率放大载片。该功率放大载片由单个总栅宽为36.4 mm的GaN管芯采用混合集成内匹配方案设计而成，漏极工作电压为60 V，工作频带为2.7~3.5 GHz。测试结果表明，在环境温度300 K，脉宽250 μs、占空比15%的脉冲测试条件下，功率放大载片在工作频带内最大饱和输出功率为354.8 W，最大功率附加效率为61%，功率增益大于14.7 dB，显示了GaN器件的高工作电压、高功率密度、宽工作频带等特性。
• Select
  一种本征端口开放非线性模式可调的GaN HEMT模型

  王磊, 刘伊民, 王储君, 陈俊辉, 乔世阳, 汪流

  固体电子学研究与进展. 2024, 44(4): 284-288. https://doi.org/10.12450/j.gtdzx.202404002

  摘要 ( ) PDF全文 ( )   可视化   收藏

  由于GaN HEMT器件工作电压高、动态范围大且具有较强的非线性特征，芯片设计指标又在不断提高，高精度非线性模型成为设计成功的基础，而定量的非线性产物来源分析又是工艺改进和设计优化的重要依据。因此本文在传统模型架构基础之上，引入关键模型参数压控缩放函数，在大动态范围下取得了较高模型精度，同时提出一种本征端口开放、非线性模式可调的模型架构，使得非线性产物来源定量分析成为可能。
• Select
  一种具有高ESD泄放电流的AlGaN/GaN HEMT器件

  吴家旭, 成建兵, 孙旸, 周成龙, 姜圣杰

  固体电子学研究与进展. 2024, 44(4): 289-294. https://doi.org/10.12450/j.gtdzx.202404003

  摘要 ( ) PDF全文 ( )   可视化   收藏

  为满足AlGaN/GaN HEMT器件的高静电放电（Electrostatic discharge， ESD）防护需求，提出了一种用于泄放静电电荷的具有掺杂沟槽的GaN HEMT防护结构。通过在沟道层下方引入沟槽，提高了GaN HEMT在面对ESD事件时的电流泄放能力，同时将沟槽设置在栅极与漏极之间，降低了沟槽对栅极控制的影响，保证了栅极的稳定性。对所提结构在ESD条件下的电流泄放能力进行了仿真验证，结果表明，相比于常规的GaN HEMT结构，沟槽结构GaN HEMT的泄放电流提高了32.7%，并且当沟槽与栅极距离大于0.3 μm时，沟槽对阈值电压几乎没有影响。
射频微波与太赫兹
• Select
  基于石英薄膜工艺的D波段固定衰减器设计及实现

  宗原, 杨笔帆, 成海峰, 赵亮, 郭健

  固体电子学研究与进展. 2024, 44(4): 295-301. https://doi.org/10.12450/j.gtdzx.202404004

  摘要 ( ) PDF全文 ( )   可视化   收藏

  薄膜电阻具有较为精确的电阻值，可用于微波固定衰减器设计。然而随着工作频率的升高，薄膜电阻的寄生参数随之增大，影响固定衰减器的衰减精度及回波性能。本文基于传统微波频段薄膜电阻等效电路模型，提出了一种十四元件等效电路模型。采用Ansys HFSS软件对薄膜电阻进行三维电磁场仿真并提取其S参数，通过S参数曲线拟合，最终确定各元件参数值。仿真结果表明，该等效电路模型在0.1~180.0 GHz可有效表征薄膜电阻的电气特性。在此基础上，采用石英薄膜工艺研制了三款不同衰减值的D波段（110~170 GHz）固定衰减器，并通过在片匹配电路补偿键合金丝和薄膜电阻寄生参量的影响。此外，还设计了波导-微带转换电路，将微带模式转换为标准波导模式进行衰减器性能的测量。测试结果表明，在110~170 GHz频带内，3 dB衰减器的衰减典型值为4 dB，回波损耗大于13.3 dB；6 dB衰减器的衰减典型值为5.5 dB，回波损耗大于11.4 dB；9 dB衰减器的衰减典型值为8 dB，回波损耗大于11.4 dB。研制的固定衰减器可将现有固定衰减器的工作频率拓宽至110 GHz以上，用于信号功率调节及改善器件级间回波的影响。
• Select
  基于耦合线和复阻抗拓扑的宽带功分电路设计

  施永荣, 舒烁, 蔡传涛, 韩娟, 姜勋

  固体电子学研究与进展. 2024, 44(4): 302-309. https://doi.org/10.12450/j.gtdzx.202404005

  摘要 ( ) PDF全文 ( )   可视化   收藏

  提出了一种基于耦合线和复阻抗的宽带功分电路拓扑，通过将功分支路设计成耦合传输线和在隔离网络中引入耦合线传输线和单端传输线组合的复隔离阻抗，设计并实现了一款宽带、高隔离功分电路。此外，对所提出的功分电路拓扑采用奇偶模理论进行建模和分析，给出了关键参数的优化过程。在此基础上，基于带状线实现了所提功分电路的拓扑，并在输入输出接口位置集成了带状线至微带线的过渡转换结构，用于实现功分电路与其他电路器件的互连及实际性能测试。最后，对功分单元和一分四功分网络进行了加工和测试，测试结果表明所设计的功分单元在8~16 GHz宽频段范围内回波损耗大于10 dB，插入损耗小于2.2 dB，输出端口间隔离大于19 dB；一分四功分网络在该频段内的回波损耗大于9.5 dB，插入损耗小于3.7 dB，输出端口间隔离在15 dB左右。
• Select
  基于遗传算法的双频共孔径稀疏天线阵列

  蓝海

  固体电子学研究与进展. 2024, 44(4): 310-314. https://doi.org/10.12450/j.gtdzx.202404006

  摘要 ( ) PDF全文 ( )   可视化   收藏

  针对卫星通信和数据传输等应用，提出了一款基于遗传算法的双频（Ku/S）共孔径稀疏阵列天线。该阵列天线具有剖面低、集成度高、副瓣低等优点。双频天线阵列在单一圆孔径中集成了稀疏排布的高频段（Ku：17 GHz）阵列与低频段（S：2.25 GHz）阵列，其中高频阵列排布方式基于遗传算法优化得到，具有低副瓣，高增益的特点，并为低频阵列的嵌入提供物理空间；低频阵列以三圈圆环阵列形式嵌入高频阵列中，可进一步优化高频阵列以保持高低频阵列均处于最优状态。所提出的双频天线阵列在60°扫描范围内获得高低频增益分别为26 dBi和15 dBi，均具有≥20 dB的副瓣抑制，且相对于全阵列天线，优化后阵面尺寸仅为原尺寸的60%。
• Select
  GaN收发多功能芯片在片集成测试优化

  陈金远, 余旭明, 王逸铭, 丛诗力, 葛佳月, 戴一凡

  固体电子学研究与进展. 2024, 44(4): 315-318. https://doi.org/10.12450/j.gtdzx.202404007

  摘要 ( ) PDF全文 ( )   可视化   收藏

  为了解决传统开关集成测试方案中严苛的时序同步要求，根据GaN收发多功能芯片的在片电参数测试需求，采用环行器优化测试方案，减少芯片测试时序变量，提高了芯片测试程序的鲁棒性，并且利用去嵌入技术对系统的校准进行简化。通过典型器件的测试对方案进行了验证，结果表明，环行器优化测试方案与传统的开关集成测试方案输出结果基本一致，优化测试方案是有效的。
微电子与微系统
• Select
  改进的电阻型DAC数字校准算法

  任凤霞, 梁思思, 王佳琪, 陈旻琪, 张一圣, 万书芹

  固体电子学研究与进展. 2024, 44(4): 319-324. https://doi.org/10.12450/j.gtdzx.202404008

  摘要 ( ) PDF全文 ( )   可视化   收藏

  设计了一款用数字校准算法实现的改进的电阻型数模转换器（Digital-to-analog converter， DAC）。首先，增加数字校准算法电路提高DAC的精度，校准算法将输入数据分为高中低三部分进行不同编码，高位采用温度计编码方式，中位采用分数编码方式，低位采用二进制编码方式，并对高位和中位分别进行校准运算；然后根据算法分析设计电路，同时为了节省面积，算法结构采用分时复用加法器的结构；最终将校准算法模块应用于数字校准电路和模拟电路相结合的电阻型DAC中。基于0.5 μm BCD工艺进行流片，实际测试结果表明，所设计的改进的电阻型DAC满足16位的分辨率、积分非线性小于±1 LSB和微分非线性小于±1 LSB的性能指标要求。
• Select
  一种应用于I/O组的高性能LVDS驱动器

  张胜广, 徐玉婷, 曹正州, 刘国柱

  固体电子学研究与进展. 2024, 44(4): 325-330. https://doi.org/10.12450/j.gtdzx.202404009

  摘要 ( ) PDF全文 ( )   可视化   收藏

  为了满足高速率、大吞吐量的数据传输需求，设计了一种可应用于I/O组的高性能低压差分信号（Low-voltage differential signal， LVDS）驱动器。LVDS驱动器由偏置电路和驱动电路两部分构成。其中偏置电路可同时为多个驱动电路提供偏置信号，便于I/O组集成设计，提高了同组LVDS驱动器的一致性，并且偏置电路在传统LVDS驱动器结构的基础上，加入共模反馈电路，减小了工艺、电压、温度对输出共模电压的影响，提高了稳定性。驱动电路与偏置电路结构和尺寸相同，但无共模反馈。LVDS驱动器采用16 nm标准CMOS工艺设计。测试结果表明，该驱动器的传输速率为2 Gb/s，输出差分信号摆幅为0.35 V，共模电压为1.25 V。
• Select
  基于全自旋逻辑器件的五输入择少逻辑门设计

  王森, 李鹤楠

  固体电子学研究与进展. 2024, 44(4): 331-336. https://doi.org/10.12450/j.gtdzx.202404010

  摘要 ( ) PDF全文 ( )   可视化   收藏

  基于全自旋逻辑器件提出了一种五输入择少逻辑门，并基于Landau‑Lifshitz‑Gilbert‑Slonczewski方程和自旋传输模型，建立了择少逻辑门的自一致仿真模型。基于该自一致仿真模型验证了所提出的逻辑门的功能正确性。同时，研究了五输入择少逻辑门的功耗和延迟问题，发现其功耗不随输入的改变而改变，平均功耗约为1.174 pJ，但延迟时间随输入的不同而变化，最大延迟约为1.9 ns。相对于三输入择少逻辑门，所提出的五输入择少逻辑门在构造译码器、编码器、奇偶校验器等较为复杂的逻辑电路时，在器件数量和时钟周期上都有所减少。
• Select
  基于电路模拟的集成电路失效机理研究

  龚瑜

  固体电子学研究与进展. 2024, 44(4): 337-342. https://doi.org/10.12450/j.gtdzx.202404011

  摘要 ( ) PDF全文 ( )   可视化   收藏

  随着集成电路结构和电路复杂性的增加，故障源头的判定和失效根本原因的分析也越来越困难。目前集成电路的失效分析研究主要集中在利用先进的分析仪器搜集证据进而推导失效机理，缺乏对失效的模拟反向验证。本文针对集成电路故障进行失效分析，检测到具体的物理损伤点，利用Multisim的工具，依据物理损伤位置和特征建立相应物理模型，研究缺陷对故障结果的贡献，进而确定故障的真正源头，同时与实际样品的测试结果进行对比验证，复现了集成电路的失效机理和失效过程。
器件材料与工艺
• Select
  金属互连及其湿电子化学品的发展研究

  陈黎萍

  固体电子学研究与进展. 2024, 44(4): 343-350. https://doi.org/10.12450/j.gtdzx.202404012

  摘要 ( ) PDF全文 ( )   可视化   收藏

  随着集成电路关键尺寸的逐步减小，图形形貌分辨率要求提高。本文系统性地探讨了集成电路互连金属的发展路线，归纳了相应的湿电子化学品在清洗和电镀方面的工作原理，并阐述了光刻胶的发展路程以及抗反射涂层的基本原理。最后对互连材料以及湿电子化学品的未来要求进行了总结和展望。
• Select
  LDD MOSFET热载流子退化分析及其寿命预测

  陈光前, 刘伟景, 刘先婷, 李清华

  固体电子学研究与进展. 2024, 44(4): 351-356. https://doi.org/10.12450/j.gtdzx.202404013

  摘要 ( ) PDF全文 ( )   可视化   收藏

  集成电路器件密集化导致电场梯度增大和电流密度集中，加剧了热载流子效应，电热性能退化。本文聚焦热载流子注入（Hot carrier injection， HCI）效应对器件可靠性的影响问题，通过研究N型轻掺杂漏极金属氧化物半导体场效应晶体管（N‑type lightly doped drain metal‑oxide‑semiconductor field effect transistor， LDD NMOSFET）的寿命试验，深入分析了中栅应力区HCI对器件关键电学参数的影响，并与低栅应力区的退化模式进行了对比。结果表明，线性漏极电流的退化率高于饱和漏电流，但退化幂律小于饱和漏电流；在相同应力下不同电学参数的退化率不同，其中最大跨导的退化率最高。基于测试数据构建了LDD NMOSFET电学参数随应力时间变化的关系，提取模型参数，确定了寿命预测模型，并外推出了不同应力电压下的器件寿命。
• Select
  SiC光导开关欧姆接触制备与性能研究

  丁蕾, 罗燕, 袁涛, 尚吉扬, 魏紫东, 周义

  固体电子学研究与进展. 2024, 44(4): 357-362. https://doi.org/10.12450/j.gtdzx.202404014

  摘要 ( ) PDF全文 ( )   可视化   收藏

  Ni/W膜层作为SiC光导开关的欧姆接触膜系，具有接触电阻低、热稳定性好、抗烧蚀能力强等优良性能。通过接触势垒分析、难熔金属选择、欧姆接触膜系优化、热稳定性以及抗烧蚀性能的研究，优选出W膜层作为难熔金属的最佳膜层，此时击穿电压达到了23 kV，Ni/W膜层厚度为100 nm/100 nm~100 nm/150 nm时，比接触电阻率降低到1.6×10 Ω·cm，且在后续试验验证中，Ni/W膜层表现出良好的高温稳定性及抗大电流烧蚀性能。
• Select
  浮栅和高压栅极共掺在EEPROM中的应用研究

  刘冬华, 陈云骢, 钱文生

  固体电子学研究与进展. 2024, 44(4): 363-366. https://doi.org/10.12450/j.gtdzx.202404015

  摘要 ( ) PDF全文 ( )   可视化   收藏

  为简化电可擦除可编程只读存储器（Electrically-erasable programmable read-only memory， EEPROM）的制造工艺以及减少等离子体对隧道氧化层的损害，重点分析了将浮栅多晶硅和高压器件的栅极共同掺杂对存储器件和高压器件的影响，包括不同掺杂浓度下EEPROM存储单元的擦写速度、读取电流、可靠性以及高压晶体管的电学特性等相关分析，探讨优良器件特性的最优掺杂浓度设计方法，为器件性能优化以及工艺改进提供参考。