固体电子学研究与进展

Select

尹灿, 邢艳辉, 张璇, 张丽, 于国浩, 张学敏, 张宝顺

固体电子学研究与进展. 2024, 44(3): 185-195. https://doi.org/10.12450/j.gtdzx.202403001

摘要 ( ) PDF全文 ( )

可视化

氢等离子体处理后的金刚石表面具有导电性，室温下二维空穴气（Two-dimensional hole gas， 2DHG）面密度可达10¹³ cm^-2，因此利用氢终端金刚石制备的场效应晶体管成为研究重点。本文基于金刚石优异的物理性质，介绍了两种氢终端金刚石2DHG的形成机理，以耗尽型氢终端金刚石MOSFET为例提出稳定2DHG及提高器件性能的方法，总结增强型氢终端金刚石MOSFET的三种实现方法，并综述氢终端金刚石功率器件研究现状、面临的问题以及对未来发展的展望。

Select

用于GaN CMOS集成技术的p型GaN欧姆接触研究

潘传奇, 王登贵, 周建军, 胡壮壮, 严张哲, 郁鑫鑫, 李忠辉, 陈堂胜

固体电子学研究与进展. 2024, 44(3): 196-200. https://doi.org/10.12450/j.gtdzx.202403002

摘要 ( ) PDF全文 ( )

可视化

通过金属叠层结构、蒸发-合金工艺条件的优化调整，实现了低接触电阻率、高稳定的p型GaN欧姆接触技术，并研究分析了电极金属在合金过程中的扩散行为。测试结果显示，改进后的p型GaN欧姆接触电阻为11.9 Ω·mm，比导通电阻率为3.9×10^-5 Ω·cm²，同时在250℃以内的高温环境中欧姆特性不会发生退化。在此基础上，采用低损伤凹槽栅刻蚀、叠层栅介质沉积等工艺研制出增强型p沟道GaN晶体管器件，器件的阈值电压为-1.2 V（V_GS=V_DS，I_DS=10 μA/mm），漏极电流密度为-5.6 mA/mm，导通电阻为665 Ω·mm（V_GS=-8 V，V_DS=-2 V）。优异的p型GaN欧姆接触技术为高性能GaN p沟道器件的研制以及GaN CMOS集成技术的小型化、智能化、高速化发展奠定了重要基础。

Select

增强型p‑GaN栅 HEMT器件的抗辐照性能研究

胡壮壮, 王登贵, 李雪, 周建军, 孔月婵, 陈堂胜

固体电子学研究与进展. 2024, 44(3): 201-205. https://doi.org/10.12450/j.gtdzx.202403003

摘要 ( ) PDF全文 ( )

可视化

为研究应用于宇航领域增强型GaN HEMT器件的抗辐照性能，制备了导通电流为20 A、击穿电压为345 V的增强型p-GaN栅 HEMT器件，并分别研究了器件抗总剂量效应能力与抗单粒子效应能力。实验结果表明，研制的增强型p-GaN栅 HEMT器件在辐照剂量率为1.55 rad（Si）/s、累积总剂量为300 krad（Si）的条件下，器件的阈值电压保持不变，同时器件在传能线密度为37.3 MeV/（mg·cm²）的离子辐照下，仍然实现了大于300 V的击穿电压。表明研制的增强型p-GaN栅 HEMT器件具有良好的抗辐照能力。

Select

拉伸应变下SiC/SiO₂近界面碳缺陷的结构和电学特性演变

马玉洁, 刘涵, 张圆, 崔鹏飞, 苏艳, 王德君

固体电子学研究与进展. 2024, 44(3): 206-212. https://doi.org/10.12450/j.gtdzx.202403004

摘要 ( ) PDF全文 ( )

可视化

SiC/SiO2界面拉伸应变对SiC MOSFET器件的电学性质和可靠性变化有重要影响。通过第一性原理密度泛函计算，建立了4H-SiC/SiO2的界面结构，研究了不同拉伸应变对近界面碳碳双键（C=C）和碳氧双键（C=O）缺陷的结构和电子特性的影响。计算结果表明，在较小应变下C=C和C=O缺陷模型所受应力随应变线性增加，缺陷形成能减小，说明此时拉伸应变使这两种缺陷更容易形成。应变超过20%后，两种缺陷结构附近出现电子离域化，部分化学键断裂，缺陷结构遭到破坏。根据电荷态密度计算得出，拉伸应变的增加会使界面结构的带隙减小及缺陷能级位置改变，从而引起阈值电压漂移，这是拉伸应变引起SiC MOSFET性能不稳定的主要原因。

Select

一种基于GaAs pHEMT工艺的18~40 GHz六位高精度数控移相器

张天羽, 韩群飞, 陶洪琪

固体电子学研究与进展. 2024, 44(3): 213-218. https://doi.org/10.12450/j.gtdzx.202403005

摘要 ( ) PDF全文 ( )

可视化

基于0.15 μm GaAs pHEMT工艺研制了一款工作频率为18~40 GHz的高精度六位数控移相器芯片。其中5.625°、11.25°和22.5°移相位采用了改进型的串并联电容移相结构，该结构可通过增加串联电感改善移相精度；45°和90°移相位采用了磁耦合全通网络型移相结构；180°移相位使用了基于串并联谐振结构的改进型移相器电路，拓展了移相器带宽，提高了移相精度。移相器芯片的实际加工面积为2.8 mm×1.4 mm。芯片的测试结果表明，在18~40 GHz频率范围内，移相精度均方根误差小于2.3°，移相寄生调幅均方根误差小于0.7 dB，全态损耗小于13.5 dB，全态输入、输出驻波分别小于1.7、1.9。

Select

基于PSO‑BP神经网络的可缩放微波晶体管非线性电流建模

戴鹏飞, 戚军军, 吕红亮

固体电子学研究与进展. 2024, 44(3): 219-223. https://doi.org/10.12450/j.gtdzx.202403006

摘要 ( ) PDF全文 ( )

可视化

提出了一种基于人工神经网络的InP异质结双极晶体管（Heterojunction bipolar transistor， HBT）可缩放非线性电流模型，准确地表征了不同尺寸、不同温度下的直流特性。该模型采用了具有良好泛化能力的反向传播（Back‑propagation， BP）神经网络，并使用粒子群优化（Particle swarm algorithm， PSO）算法找到最佳的网络权重和偏置来规避其容易陷入局部最小值的问题。对不同尺寸、不同温度和不同偏置下的器件非线性直流特性测试数据，将其分为训练数据集和测试数据集，基于PSO‑BP神经网络进行训练。最终，通过对比收敛迭代次数、不同温度下的可缩放非线性电流精度以及建模结果，验证了PSO‑BP神经网络能够很好地表征InP HBT器件在不同温度下的可缩放非线性电流特性，证实了该模型具有较快的收敛速度、建模精度和泛化能力。

Select

基于子阵结构的卫通抗干扰天线技术

何凌云, 胡大成

固体电子学研究与进展. 2024, 44(3): 224-228. https://doi.org/10.12450/j.gtdzx.202403007

摘要 ( ) PDF全文 ( )

可视化

与传统的自适应抗干扰天线不同，提出了在子阵内进行相控阵波束指向，子阵间再完成自适应抗干扰的天线结构，能满足中、大规模天线阵列指向约束和抗干扰的需求。以25单元S卫通天线为研究对象，采用5子阵结构设计。仿真和测试结果表明，子阵结构的抗干扰天线技术能在自适应抗3个干扰的同时，输出信噪比的损失不超过3 dB。相比全阵结构的抗干扰天线，这种子阵结构极大地减少了下变频、数字采样、抗干扰算法的软硬件规模，降低了天线成本、重量和功耗。

Select

基于并联新型谐振器的双频滤波器

张胜, 解鑫, 于梦杰

固体电子学研究与进展. 2024, 44(3): 229-233. https://doi.org/10.12450/j.gtdzx.202403008

摘要 ( ) PDF全文 ( )

可视化

提出了一款具有可调通带和传输零点的双通带带通滤波器。该滤波器由一个T型枝节加载圆形贴片谐振器（T‑shaped stub‑loaded circular resonator， TSLCR）和一个多枝节加载阶跃阻抗谐振器并联耦合而成。通过奇偶模分析，调节不同枝节的长度及TSLCR圆形贴片的半径，进一步独立调节通带的中心频率和带宽。为验证设计，滤波器采用尺寸为0.55λ_g×0.41λ_g的Rogers 5880基板制作实现，其中λ_g为第一通带中心频率的波长。测试结果显示滤波器中心频率为2.79 GHz和4.66 GHz，带内最小插入损耗分别为1.49 dB和1.53 dB，回波损耗均优于19 dB，与仿真结果吻合较好。

Select

基于环形游标时间数字转换器的编码转换电路

费宏欣, 刘海涛, 吴旭鹏, 任静, 方玉明

固体电子学研究与进展. 2024, 44(3): 234-238. https://doi.org/10.12450/j.gtdzx.202403009

摘要 ( ) PDF全文 ( )

可视化

基于应用在锁相环的环形游标时间数字转换器（Vernier ring time-to-digital converter，VRTDC），提出了一种温度计码编码转换电路，解决了VRTDC电路在小量程计数时输出电路无法输出准确的码值，导致时间间隔错误的输出量化问题。采用Cadence Spectre仿真工具在标准180 nm CMOS混合信号工艺下对编码转换电路进行验证，验证结论表明该VRTDC可输出正确的编码值，有效分辨率可达10 ps、动态范围可达560 ns，且在测量范围内具有很好的线性度。

Select

一种可降低开关电源电磁干扰的扩频时钟电路

钟超超, 宋奎鑫, 孔瀛, 康磊, 梁庭

固体电子学研究与进展. 2024, 44(3): 239-244. https://doi.org/10.12450/j.gtdzx.202403010

摘要 ( ) PDF全文 ( )

可视化

介绍了一种基于0.18 μm BCD工艺实现的可用于降低开关电源转换器电磁干扰（Electromagnetic interference， EMI）的扩频时钟电路，电路中的双相张弛振荡器可在1.8~4.0 MHz工作，采用了一个三输入比较器配合时序电路实现了振荡器的正常启动。为避免传统三角波调制方法产生人耳可闻噪声、导致输出噪声较大等缺点，采用了伪随机调制方法，首先通过7位线性移位反馈寄存器生成伪随机码，再使用电流舵数模转换器将伪随机码转换为电流，最终伪随机变化的电流控制振荡器频率以伪随机的方式变化。本文提出的扩频时钟电路应用在一款降压DC-DC转换器芯片中并进行了流片，测试结果表明扩频后功率谱基波峰值幅度下降10 dB，二次谐波峰值幅度下降17 dB，功率谱中没有明显的调制频率分量，可有效降低DC-DC转换器的EMI。

Select

空腔结构硅基载板封装的机械应力分析

李岚清, 石先玉, 孙瑜, 万里兮, 张先荣, 张睿, 陆宇

固体电子学研究与进展. 2024, 44(3): 245-251. https://doi.org/10.12450/j.gtdzx.202403011

摘要 ( ) PDF全文 ( )

可视化

基于硅基载板与芯片之间良好的热膨胀系数匹配性和硅通孔的高密度互联特性，硅基载板广泛应用于高集成度、高可靠微系统封装中。封装产品在工作过程中需要经受外界不同的加速度、随机振动、机械冲击以及环境温度变化、器件工作发热等引起的热应力，这些应力均可能引起封装发生分层、断裂等失效。因此，很有必要预测外界环境对封装可靠性的影响。本文以典型硅基载板封装为例，采用数值仿真方法研究封装在使用过程中外界机械应力和热应力对其可靠性的影响。结果表明，热应力对封装的变形和应力影响最大；随机振动频率50~2 000 Hz范围和功率谱密度为4 （m·s^-2）²/Hz内，封装不会产生共振失效；机械冲击载荷对封装影响最小。实际封装产品经过机械冲击和随机振动等试验验证，满足设定的使用要求。

Select

基于Au/In键合的静电扭转微镜的设计与工艺研究

王俊铎, 胡钰玮, 吴永强, 单亚蒙, 钱磊, 沈文江

固体电子学研究与进展. 2024, 44(3): 252-257. https://doi.org/10.12450/j.gtdzx.202403012

摘要 ( ) PDF全文 ( )

可视化

采用Au/In键合技术并引入凸点层设计，制备了用于光通信领域的二维平行板式静电扭转微镜阵列。相较于其他键合技术，Au/In键合实现了低温键合并与硅通孔技术相容。此外，相对于梳齿驱动，采用平行板电容的扭转微镜有助于实现更高的占空比，便于阵列制造。凸点层的设计提升了键合强度，平均键合强度达8.97 MPa。微镜的实测结果与有限元仿真基本一致，内、外轴分别在13.7 V和18.2 V的直流电压下实现了0.7°的机械转角。

Select

基于0.15 μm SOI工艺的耐高温短沟器件设计与实现

顾祥，张庆东，纪旭明，李金航，常瑞恒

固体电子学研究与进展. 2024, 44(3): 258-263. https://doi.org/10.12450/j.gtdzx.202403013

摘要 ( ) PDF全文 ( )

可视化

绝缘体上硅（Silicon on insulator， SOI）技术在200~400℃高温器件和集成电路方面有着广泛的应用前景，但对于沟道长度≤0.18 μm的短沟道器件在200℃以上的高温下阈值电压漂移量达40%以上，漏电流达μA级，无法满足电路设计要求。本文研究了基于0.15 μm SOI工艺的1.5 V MOS器件电特性在高温下的退化机理和抑制方法，通过增加栅氧厚度、降低阱浓度、调整轻掺杂漏离子注入工艺等优化方法，实现了一种性能良好的短沟道高温SOI CMOS器件，在25~250℃温度范围内，该器件阈值电压漂移量<30%，饱和电流漂移量<15%，漏电流<1 nA/μm。此外采用仿真的方法分析了器件在高温下的漏区电势和电场的变化规律，将栅诱导漏极泄漏电流效应与器件高温漏电流关联起来，从而定性地解释了SOI短沟道器件高温漏电流退化的机理。

Select

铂电极的电感耦合等离子体刻蚀工艺研究

宋琳, 周燕萍, 左超, 上村隆一郎, 杨秉君

固体电子学研究与进展. 2024, 44(3): 264-268. https://doi.org/10.12450/j.gtdzx.202403014

摘要 ( ) PDF全文 ( )

可视化

铂（Pt）金属因其特有的优良性能被广泛用作电极材料，干法刻蚀是获得器件图形的关键工艺技术，另外为了避免使用有毒性的Cl，本文采用Ar/BCl作为刻蚀工艺气体，光刻胶作为刻蚀掩膜，对Pt电极材料做了干法刻蚀工艺的研究，系统地分析了电感耦合等离子体源功率、射频偏压功率、气体流量比例、工艺气压以及基板温度对刻蚀速率和刻蚀形貌的影响。得到刻蚀速率为159.7 nm/min，侧壁角度为63°，片内刻蚀速率均匀性（152.4 mm、5个点、边缘去边5 mm）为±1.75%，关键尺寸损失量小于1%的刻蚀结果。

Select

纳米银浆低温烧结工艺及可靠性分析

吴迪, 方健, 季子路, 崔洪波, 徐伟

固体电子学研究与进展. 2024, 44(3): 269-274. https://doi.org/10.12450/j.gtdzx.202403015

摘要 ( ) PDF全文 ( )

可视化

对纳米银浆烧结前后的微观组织形貌进行分析，研究了不同烧结温度、烧结时间和升温速率对纳米银浆烧结样件剪切强度的影响，并对比分析了Au80Sn20和纳米银浆两种不同连接材料对GaN芯片散热性能的影响。结果表明：GaN芯片通过纳米银浆烧结到管壳后，银层与金层之间存在一个明显的互扩散层，实现了芯片和壳体之间优异互连。在烧结温度200℃、时间90 min、升温速率5℃/min的烧结条件下，样件剪切强度可达47.2 MPa。纳米银浆与Au80Sn20装配的芯片温度分布基本一致，但纳米银浆散热性能优于Au80Sn20。在经历温度冲击、扫频振动、温度循环及射频老炼试验后，纳米银浆烧结的芯片热阻波动不明显，剪切力性能略微提升。

选择文件类型/文献管理软件名称

选择包含的内容

2024年, 第44卷, 第3期　刊出日期：2024-06-23

模态框（Modal）标题

选择文件类型/文献管理软件名称

选择包含的内容

2024年, 第44卷, 第3期 刊出日期：2024-06-23

2024年, 第44卷, 第3期　刊出日期：2024-06-23