固体电子学研究与进展

Select

喻晶缪爱林徐亮朱鸿陈敦军

固体电子学研究与进展. 2023, 43(5): 375-380.

摘要 ( ) PDF全文 ( )

可视化

提出了一种新型横向双侧栅结构的GaN JFET，并通过SILVACO软件对器件的沟道宽度、沟道电子浓度和p‑GaN空穴浓度进行了优化，得到了阈值电压和输出电流与器件参数之间的变化规律，通过参数优化得到了增强型GaN JFET的结构参数条件。随后对设计的横向双侧栅结构增强型GaN JFET器件进行了击穿特性研究，发现当沟道长度短至0.5 μm时，会出现严重的短沟道效应；当沟道长度大于1 μm后，器件击穿电压由栅极与漏极间寄生PN结反向击穿决定，与沟道长度无关；采用RESURF （Reduced surface field）终端结构可以显著提升器件击穿电压，优化后的增强型GaN JFET器件击穿电压超过1 200 V。此外，采用p型GaN缓冲层替代n型GaN缓冲层，能够有效提高器件的栅控能力。

Select

基于滤波器设计方法的GaN‑on‑Si毫米波单刀双掷开关

杨颖

固体电子学研究与进展. 2023, 43(5): 381-385.

摘要 ( ) PDF全文 ( )

可视化

基于滤波器的设计方法，实现了一款适用于毫米波通信的宽频带单刀双掷（SPDT）开关。为了实现宽频带和低插入损耗，采用100 nm GaN-on-Si HEMT 器件及行波式开关设计方法，同时采用四枝节的结构，实现对射频信号的全反射，以此获得更高的隔离度。在0 V和-15 V的栅偏置电压下，在室温环境中测试的结果表明：在30~44 GHz频带内，SPDT开关具有良好的回波损耗，其插入损耗低于1.5 dB，隔离度高于34 dB，并且在36 GHz下的输入1 dB功率压缩点优于39.2 dBm。芯片面积为1.7 mm×1.2 mm。

Select

CsI∶Tl余辉产生和抑制机理的第一性原理研究

郭丽娜

固体电子学研究与进展. 2023, 43(5): 386-391.

摘要 ( ) PDF全文 ( )

可视化

CsI∶Tl晶体受其余辉特性的影响，限制了其在快速X射线成像领域的推广应用。为探索CsI∶Tl晶体的余辉产生机理和抑制方法，利用Material Studio软件建立了纯CsI晶体、CsI∶Tl晶体和CsI∶Tl，Eu晶体的超晶胞模型，基于密度泛函理论的第一性原理及广义梯度近似和超软赝势框架计算三个模型的总态密度和分态密度。结果表明，CsI∶Tl晶体发射余辉是由于Tl掺杂引入的浅杂质能级约束了少量电子跃迁过程，导致余辉光子的延迟发射。而Eu共掺杂将在CsI∶Tl晶体中引入更深的杂质能级，能够有效地清除受限于Tl引入的浅电子陷阱的电子，并防止电子受环境热扰动影响重新受激发射二次光子，从而有效抑制CsI∶Tl晶体中余辉光子发射。

Select

UTBB SOI MOSFETs短沟道效应抑制技术

李曼

固体电子学研究与进展. 2023, 43(5): 392-400.

摘要 ( ) PDF全文 ( )

可视化

随着栅极长度、硅膜厚度以及埋氧层厚度的减小，MOS器件短沟道效应变得越来越严峻。本文首先给出了决定全耗尽绝缘体上硅短沟道效应的三种机制；然后从接地层、埋层工程、沟道工程、源漏工程、侧墙工程和栅工程等六种工程技术方面讨论了为抑制短沟道效应而引入的不同UTBB SOI MOSFETs结构，分析了这些结构能够有效抑制短沟道效应（如漏致势垒降低、亚阈值摆幅、关态泄露电流、开态电流等）的机理；而后基于这六种技术，对近年来在UTBB SOI MOSFETs短沟道效应抑制方面所做的工作进行了总结；最后对未来技术的发展进行了展望。

Select

晶上系统电源分配网络建模及IR‑drop研究

王家怡

固体电子学研究与进展. 2023, 43(5): 401-407.

摘要 ( ) PDF全文 ( )

可视化

为预测和评估晶上系统电性能，提出了一种结合电磁和分析模拟的晶上系统电源分配网络（PDN）建模方法。该方法将PDN结构划分为单独组件，用电磁工具和公式计算提取无源电阻、电感、电容参数后，按组件位置组装成等效电路模型。通过与三维全波仿真自阻抗曲线比较对模型进行了验证，并基于模型，用ADS研究了模组位置排布、垂直互连密度、芯片功耗及去耦电容对电压降（IR-drop）的影响。结果表明：模型自阻抗曲线与三维全波仿真基本吻合；在一定范围内，合理排布模组位置、增加垂直互连密度、减少芯片功耗、使用较大去耦电容能降低IR-drop，为晶上系统设计和制造提供了参考。

Select

小型化窄条形宽带柔性天线

刘丽珍

固体电子学研究与进展. 2023, 43(5): 408-412.

摘要 ( ) PDF全文 ( )

可视化

设计了一款小型化窄条形宽带柔性天线，该天线由辐射片和带有短路枝节的共面波导金属地构成，整体尺寸为24.5 mm×5.0 mm×0.1 mm。通过采用带有短路枝节的共面波导金属地、新共面波导结构、两个U型缝隙、馈线倾斜焊接等方法，有效增加了阻抗带宽，且与常规柔性天线相比尺寸减小70%。测试结果表明，天线用于超宽带定位系统中的智能手表时，工作频段覆盖3.27~4.55 GHz，带宽内增益大于2.4 dBi，不圆度小于0.95 dB。

Select

基于混合结构的多模圆极化智能天线

许晨晨

固体电子学研究与进展. 2023, 43(5): 413-418.

摘要 ( ) PDF全文 ( )

可视化

设计了一种适用于5G微基站的基于混合结构的智能天线，该混合天线由一个四端口的左旋圆极化全向共形天线和两个单端口的左旋圆极化全向天线构成，共有六个馈电端口，整体尺寸为π×0.395×1.65 （为中心频率处的自由空间波长）。利用最大功率传输效率法（MMPTE）对六个端口添加不同幅值和相位的激励可实现全向圆极化模式和定向圆极化模式的转换。测试结果表明，该混合天线工作在全向模式时，最大实际增益和效率分别为6.4 dBic和92%，不圆度小于0.8 dB；工作在定向模式时，可实现水平面360°圆极化扫描，最大定向实际增益为8.2 dBic，轴比小于3 dB。

Select

准垂直肖特基二极管电极间距对耐压的影响

梁子彤

固体电子学研究与进展. 2023, 43(5): 419-423.

摘要 ( ) PDF全文 ( )

可视化

研究了不同电极间距对准垂直肖特基势垒二极管（SBD）正反向-特性，尤其是击穿电压和漏电的影响。通过制备不同电极间距的准垂直GaN SBD，测量不同电极间距器件的击穿电压和反向漏电变化。测量发现当电极间距小于器件台面刻蚀深度时，器件的击穿电压随着电极间距的增大而增大；当电极间距大于台面刻蚀深度时，器件的击穿电压随着电极间距的增大而几乎不发生变化。利用Silvaco软件进行了一系列的仿真研究，发现SBD的峰值电场强度不仅取决于电极间距，同时还受限于台面高度。研究表明在准垂直SBD研制中，为得到高击穿电压，电极间距应匹配器件台面的高度。

Select

一种宽光谱响应的双结单光子雪崩二极管

刘丹璐

固体电子学研究与进展. 2023, 43(5): 424-429.

摘要 ( ) PDF全文 ( )

可视化

基于180 nm BCD工艺提出了一种新型双结雪崩区的单光子雪崩二极管（SPAD）探测器，采用N阱/高压P阱/N埋层结构形成了两个垂直堆叠的PN结，高压P阱和N埋层交界面形成较深的主雪崩区，增强对近红外短波光子的探测概率；同时，N阱/高压P阱之间形成浅的次雪崩区，实现对蓝绿光的高效探测，两结同时工作能够有效扩展器件的光谱响应范围。TCAD仿真结果表明，与传统的P阱/深N阱结构相比，双结SPAD器件在300~940 nm的宽光谱范围内有更高的光子探测概率，在800 nm近红外短波段探测概率达到了20.6%。在3 V过偏压下，暗计数率为0.8 kHz，后脉冲概率为3.2%。

Select

高精度可变增益放大器的研究与设计

吴奕蓬

固体电子学研究与进展. 2023, 43(5): 430-435.

摘要 ( ) PDF全文 ( )

可视化

为了实现可变增益放大器高精度及大动态范围的优势，基于GaAs 0.25 μm pHEMT工艺，设计了一款工作在0.1~4.0 GHz并行控制的可变增益放大器。放大器由数控衰减器和射频放大器组成。数控衰减单元采用桥T型结构和电平转换电路来实现；正压控制衰减电路简化了电路结构，提高电路可靠性；改进型并联电容补偿衰减结构改善大衰减态高频衰减精度；射频放大器电路采用并联电阻负反馈的共源共栅（Cascode）结构，实现了高增益平坦度和大动态范围。测试结果显示，在工作频带内，可变增益放大器的增益可达20 dB以上、平坦度在1.5 dB以内，可变增益范围为0~31.5 dB、衰减步进0.5 dB，输出三阶交调点最高可达39 dBm，端口回波损耗均小于-15 dB。

Select

一种基于占空比检测技术的快速启动晶体振荡器

王子轩

固体电子学研究与进展. 2023, 43(5): 436-441.

摘要 ( ) PDF全文 ( )

可视化

在低功耗物联网系统中，工作在周期性开启模式的参考时钟需要快速启动来降低平均功耗。本文提出了一种基于占空比检测的单边注入技术来减少皮尔斯晶体振荡器的启动时间，该技术可以通过占空比检测有效地进行相位切换，为晶体振荡器持续性地提供高效能量注入。所提出的技术采用40 nm CMOS工艺设计并流片，在-20~85℃的温度范围内对24 MHz晶体振荡器进行测试，实现了20 μs的启动时间，消耗的启动能量仅为6 nJ。

Select

一种峰值电流模式DC‑DC转换器控制电路设计

余德水

固体电子学研究与进展. 2023, 43(5): 442-449.

摘要 ( ) PDF全文 ( )

可视化

基于中科渝芯40 V双极型工艺，完成了一种峰值电流模式DC-DC电压转换器控制电路的模块设计、芯片版图设计和流片验证，其通用于升压、降压、反相的场景，并可以实现输出电压可调。电路采用峰值电流模式的PWM控制方式，能够更好的提供瞬态特性以及重载下的输出性能。芯片集成功率开关管，采用类三角形分布式发射极版图设计，保证足够发射区面积的同时有效降低了基极电阻，减弱了电流集边效应，弥补了发射极去偏置效应，并且不增加额外面积。实测数据表明：外接1 nF的定时电容可产生约32 kHz的振荡频率，功率开关管关态集电极电流低至52 nA，功率管直流电流增益约为131，基准电压温度系数约为0.09 mV/℃，静态电源电流低，约为2.7 mA。

Select

硅基N沟道VDMOS不同偏置下总剂量效应研究

李潇

固体电子学研究与进展. 2023, 43(5): 450-455.

摘要 ( ) PDF全文 ( )

可视化

通过Co γ射线辐照试验，研究了不同栅极和漏极偏置下硅基N沟道VDMOS器件的总剂量效应，获得了器件的电学特性与低频噪声特性随辐射总剂量的变化规律。试验结果表明：受辐射诱生的氧化物陷阱电荷与界面陷阱电荷的影响，在栅极偏置为+20 V时，器件的电学特性随累积剂量的增大而退化明显。通过退火试验发现，相比于导通电阻和正向压降，阈值电压、漏电流、亚阈值摆幅和输出电容对于总剂量辐射更加敏感。而在低频噪声特性方面，辐照后器件的沟道电流归一化噪声功率谱密度与正栅极偏置呈现正相关性，与负栅极偏置呈现负相关性。在不同漏极偏置条件下，辐照后器件的沟道电流归一化噪声功率谱密度降低，且基本重合。依据噪声模型，认为N沟道VDMOS内部局域电场分布对辐射感生陷阱电荷的形成影响显著，导致器件Si/SiO界面或者附近的载流子与陷阱交换引起的沟道电流波动不同，成为低频噪声主要来源。研究结果可为N沟道VDMOS器件的辐射效应评估、筛选和抗辐射加固设计提供参考。

Select

弹簧式压接IGBT模块内部应力及温度仿真分析

肖凯

固体电子学研究与进展. 2023, 43(5): 456-461.

摘要 ( ) PDF全文 ( )

可视化

功率半导体器件的寿命与其内部的热力情况直接相关，而接触热阻严重影响压接式IGBT模块内部的温度分布，因此对于接触热阻的精确模拟尤其重要本文对弹簧式压接IGBT进行了有限元仿真建模，基于蒙特卡洛方法来模拟接触热阻，详细分析了IGBT芯片表面温度和力的分布，提出了施加在单个芯片上的适当压力。对比了子模组中不同芯片表面的温度和应力大小，分析了多芯片子模组中极易首先发生失效的芯片。本研究结果可为弹簧式压接IGBT模块在实际生产制造和提高寿命方面提供理论参考。

Select

基于电路和版图辅助的集成电路失效定位研究

陈选龙

固体电子学研究与进展. 2023, 43(5): 462-466.

摘要 ( ) PDF全文 ( )

可视化

EMMI和OBIRCH是通用的集成电路失效定位方法，二者属于器件级定位，能够将失效缩小至局部，但可能无法精确定位失效结构。在EMMI或者OBIRCH技术基础上，提出一种基于电路原理/仿真、版图、微探针测试等来辅助电路分析的定位方法。首先通过有效电激励进行EMMI和OBIRCH分析，确认标记点是否属于失效的功能电路；再通过电路原理分析或版图确定可能的漏电位置和结构，最后经电路仿真或微探针测试等方法确定精确失效点。案例研究结果显示，基于电路和版图辅助法，可快速定位氧化层击穿形成的漏电、金属划伤引起的CMOS反相器负载低阻和金属刻蚀缺陷导致的功能失效，提高了失效分析的成功率。

选择文件类型/文献管理软件名称

选择包含的内容

2023年, 第43卷, 第5期　刊出日期：2023-10-25

模态框（Modal）标题

选择文件类型/文献管理软件名称

选择包含的内容

2023年, 第43卷, 第5期 刊出日期：2023-10-25

2023年, 第43卷, 第5期　刊出日期：2023-10-25