芯粒集成系统封装I/O高速总线架构设计及实现

PDF(1112 KB)

固体电子学研究与进展 ›› 2024, Vol. 44 ›› Issue (1) : 45-49. DOI: 10.12450/j.gtdzx.202401009

作者信息 +

Design and Implementation of a Chiplet Integrated System‑in‑package Based on I/O High‑speed Bus Architecture

Author information +

文章历史 +

导出引用

{{article.zuoZheCn_L}}. {{article.title_cn}}[J]. {{journal.qiKanMingCheng_CN}}, 2024, 44(1): 45-49 https://doi.org/10.12450/j.gtdzx.202401009

{{article.zuoZheEn_L}}. {{article.title_en}}[J]. {{journal.qiKanMingCheng_EN}}, 2024, 44(1): 45-49 https://doi.org/10.12450/j.gtdzx.202401009

中图分类号：

原文顺序 | 文献年度倒序 | 文中引用次数倒序

PDF(1112 KB)

Accesses

Citation

Detail

段落导航